返回首页
当前位置: 主页 > 技术网校 > 板级设计 >

高性能PCB设计的工程实现(7)

时间:2008-07-21 23:19来源:EDADOC 作者:郑宇峰 柯汉生 汤昌茂 点击:
4.高密的挑战 我们来看看一组数据: 近年来器件封装的变迁: 过去20年IT行业单个器件PIN数目以及单块单板PIN总数的变迁: 图3:单个器件PIN数目以及单块单板PIN总数的变迁 过去20年IT行业单板层数的变迁: 图4:单
  

4.高密的挑战

我们来看看一组数据:

近年来器件封装的变迁:
  

过去20年IT行业单个器件PIN数目以及单块单板PIN总数的变迁:

 
图3:单个器件PIN数目以及单块单板PIN总数的变迁

过去20年IT行业单板层数的变迁:
 
图4:单板层数的变迁

过去20年单板PIN密度(Pin density, Pins/sq in):的变迁:
  
图5:单板PIN密度的变迁

上述的数据里面我们能深刻的感受到PCB设计密度越来越高的压力,从20年前的跳线满板飞,发展到后来的双面板、多层板,再到器件封装的变迁,以及近几年手机产业推动的HDI技术兴起,包括近期Intel推出的Menlow平台,更是把HDI技术带到了PC行业。

面对PCB设计的密度的不断提升,PCB工程师必须紧跟业界前沿,了解新材料、新工艺,采用能支撑高密PCB设计的一流EDA软件,这样才能满足产品研发过程中面临的密度越来越高的挑战。据称,即将推出的PSD 16.2在HDI的设计上将有较大的突破,期待中。

顶一下
(15)
83.3%
踩一下
(3)
16.7%
------分隔线----------------------------
最新评论 查看所有评论
发表评论 查看所有评论
请自觉遵守互联网相关的政策法规,严禁发布、暴力、反动的言论。
评价:
表情:
用户名: 密码: 验证码:
推荐内容