三、高性能PCB设计面临的挑战和工程实现
PCB设计是一门没有最好只有更好的艺术,一个性能优良的PCB设计,常常面临以下挑战。
1.研发周期的挑战
统计数据表明,一台笔记本的设计,从立项到上市,一般只有半年的时间。一款手机的研发,从立项到上市,平均只有3个月的时间。作为产品研发中的重要一环,PCB设计时间也逐渐被压缩、压缩再压缩。
1985年4月,东芝公司沟口哲也工程师设计出了一台命名为T1100袖珍的机器,引领了计算机行业的兴起。自那以后,计算机主板的研发周期也明显加快了节奏。
图1:计算机主板设计周期的变迁
在EDADOC,笔记本的PCB设计基本控制在三周以内,手机的PCB设计时间一般客户的预期时间是10天。
面临市场不断缩短的研发预期,PCB工程师如何面临这一挑战呢?
首先,要采用一流的EDA工具软件
高效的EDA工具软件带来的不仅仅是效率的提高,更是设计理念的革命。在众多的EDA工具软件中,Cadence的PSD系列无疑占据着行业旗舰的角色。从10年前的单兵作战,到后来的“sub-drawing”,再到如今的“partition”,Cadence Allegro提供的多人并行设计把原本不可能的研发周期变成现实。在EDADOC,92%的PCB设计都会用到并行设计。
举例来说,EDADOC曾在6天的时间里完成20000PIN的某XDSL单板的前后仿真、布局、布线工作,这其中,并行设计居功至伟。
以一个常规的笔记本主板PCB设计为例,我们来看看传统的“单兵作战”(一个PCB工程师负责)以及在部分公司采纳的3班倒的工作模式以及采用并行设计的工作方式下的主体PCB设计数据:
|
工作方式 |
单兵作战 |
3人接力3班倒 |
并行设计 |
|
设计时间 |
30天 |
18天 |
15天 |
|
优点 |
单人负责,中途无交接,沟通成本低 |
交期较快、多人智慧 |
交期灵活,容易控制,多人同时工作,易于沟通。多人智慧。 |
|
缺点 |
周期长,知识面受限 |
工程师难以接受,夜班效率低,与周边资源沟通不便,3次交接,传递效率低 |
要求具备一定的团队规模,人员效率略为下降。 |
|
适用范围 |
适用于小型公司或简单单板。 |
无需与周边资源的沟通,复杂单板,特例情况下和并行设计配合使用 |
复杂或较复杂单板,设计周期短。广泛应用于大中型EDA团队 |
在总体方案设计阶段,PCB工程师即介入研发,重点参与产品的系统架构设计、论证;在总体设计阶段,开展初期PCB设计可行性评估;在详细设计阶段,同步原理方案设计,参与器件选型、结构设计、热设计,这样当研发进入PCB设计流程后,主体工作便简化了,同时减少了因器件体积过大、驱动能力不够、拓扑方案不可行以及结构散热等问题带来的PCB设计过程中的返工。
第三,“一板成功”的设计理念
IBM的高级顾问曾指出国内某研发团队存在的问题:“没有时间把事情一次性做好,但却有时间把事情一做再做”,在当前的市场竞争环境下,拥有经验丰富的PCB设计工程师,健全设计流程,并借助各种工具软件,力争一板成功。节省的不仅仅是少做了一板PCB的费用,更是节省了一个全流程的研发周期。为产品赢得市场机会窗。不管是PCB工程师自身,还是产品研发主管,都必须具备PCB研发“一板成功”的理念。
最后,模块重用,重视技术沉淀
在笔者接触的多家国内知名公司,他们非常重视模块重用,在确保技术沉淀的同时,也有效的缩短了PCB设计时间。
总之,我们要在设计理念上,提前介入研发,采用并行设计,采纳一板成功、减少研发次数的理念,加上诸如Cadence PSD的先进工具软件,我们不需要过度加班,更不需要两班乃至三班倒即可解决PCB的研发周期问题。
|
08-07-23
·Engineering Implementation of High Performance PCB08-07-09
·SigXplorer中两种Buffer Delays 模式详解08-07-09
·DDR2 DIMM 布线约束参考08-06-30
·讯号路径设计讲座(7)高画质世界的频率挑战(II):系统08-06-30
·讯号路径设计讲座(6)高画质世界的频率挑战(I):基础观08-06-27
·实用EMI噪讯对策讲座(16)积分与微分电路08-06-26
·讯号路径设计讲座(5)模拟/数字转换器的神奇妙用08-06-26
·讯号路径设计讲座(4) 高分辨率ADC应用要领08-06-24
·实用电路设计讲座(2)Test Device电路08-06-02
·基于FPGA的PCB测试机硬件电路设计 |