模拟与RF仿真工具提供各种仿真速度的选择，并支持分层的设计策略。
要点
• 在将设计交付硬件实现以前，应采用能够使用矩量法和有限元分析技术的EM（电磁）域工具，解决邻近效应和转换效应问题。
• 快速Spice工具偏向于用精度换取速度，但制造商经常声称这些工具有“Spice级精度”。
• 传统的Spice仿真器在十万个元件时就无能为力了，哪怕采用并行处理也不能提高容量。
• 随着消费产品的制造商们努力以更低成本提供更高的功能密度，他们要在小体积内塞进数字、模拟和RF功能，这就产生了芯片、封装和电路板的协同设计与仿真需求。
速度、精度和易用性都是设计者使用仿真时的关键需求，他们要用仿真将自己的模拟、RF和混合信号设备推向市场。广受尊重的Spice仿真器仍是模拟仿真工具的选择，而EDA供应商正在通过创新技术改进自己工具的速度与精度，如使它们适合于多核处理器或多CPU系统的运行。其它公司则正在重新编写Spice算法，以加快仿真速度。当然也有一些公司关注自顶向下的设计。
但当设计者为越来越多的产品增加RF/无线通信功能时，Spice只是仿真场景中的一部分。随着工艺尺度的缩小、数字电路速度的增加以及高速串行I/O端口的增多，不提供RF/无线功能的产品也正在具备RF性能。此外，在很多情况下，随着频率的上升以及设计者在越来越小的空间中塞入更多功能，芯片与电路板的设计也不能独善其身；必须对芯片、芯片封装和电路板采取协同设计和仿真。
How-Siang Yap是Agilent技术公司EEsof部EDA产品营销组成员，他概述了可以成为一种有效的协同仿真方案的跨域仿真技术（cross-domain-simulation）。首先他表示，需要数值域工具，如The MathWorks公司的Matlab，或Agilent公司的Ptolomy，以及C++、System-C和标准的HDL（硬件描述语言）。另外还需要频域的交流仿真工具，它可以用S参数并实现谐波平衡技术。Yap补充说，对于时域，需要Spice工具。他的建议是，在设计转为硬件以前，应采用EM（电磁）域工具，它可以使用矩量法（method-of-moment）和有限元分析技术，查找邻近效应和转换效应的错误。
Spice提速
对于Spice，关注的焦点是在提高速度的同时不丧失精度。为解决这个问题，Cadence设计系统公司近期宣布推出了Cadence Virtuoso APS（加速的并行仿真器），这是它的下一代电路仿真器，是Cadence MMSIM（多模式仿真）7.1版的组成部分。Cadence高级架构师John Pierce称，新仿真器将混合信号仿真的周转时间从数天或数周减少到只有数小时。Cadence的一名高级产品经理Nebabie Kebebew表示，新仿真器大大提升了单线程和可缩放多线程的性能，并且保持了与Cadence Virtuoso Spectre电路仿真器相当的精度。Kebebew说有20多个测试客户已在200多个设计上对新仿真器作了测试，其中涉及的器件包括PLL（锁相环）、DAC、ADC、存储器、电源管理电路和高速I/O电路。她说，一个客户在一个八核系统上作65 nm PLL设计仿真时，性能提高至原来的60倍。她补充说，另一个客户在做一个DC/DC转换器的版图后仿真时，性能提高至58倍，运行时间从20小时16分减少到21分钟。
Mentor Graphics公司也一直致力于提高仿真速度。该公司在2008年10月推出了新版的Eldo与Eldo RF晶体管级模拟仿真器，在不影响精度的情况下，提高了原始的速度性能。新版采用一种经修改的矩阵解算策略以及一种可缩放的多线程技术，使用户能够充分利用廉价的多CPU硬件。
Mentor公司深亚微米业务发展经理Tony Liao指出，多线程的Eldo运行速度为单核版的3倍~10倍以上，具体取决于电路中的有源器件数和寄生成分数量。他说，要得到更快的仿真，客户可以使用ADiT快速Spice仿真器，不过要付出一些精度的成本。一个ADiT与Eldo接口可以使电路同时运行两种仿真器；需要高精度的部分在Eldo上运行，另一部分则在ADiT上运行。Liao指出，这些仿真器可与Mentor的ModelSim数字仿真器链接，支持协同仿真。仿真器与Mentor ICAnalyst的链接能帮助支持设计验证。另外，两种仿真器都可以协同工作在Mentor公司的ADMS（先进混合信号）仿真环境中（图1）。
Synopsys也致力于加快Spice速度，并在2008年3月推出HSpice仿真器时，宣布了对其HSpice核心引擎技术的增强以及新的多线程能力。Synopsys混合信号仿真产品营销总监Geoffrey Ying表示，该公司正使全部工具都能配合多核处理器的优势，HSpice是第一个迁移的产品。他说，有了多线程版，电路设计者现在运行HSpice版图后仿真的速度比单核处理器快两倍，在四核处理器上更可以快达五倍。单核版的提速方式是改进符号的直流工作点收敛算法、瞬态时间步长控制、网表分析，以及模型性能。对于多核处理器，该软件版能够仿真包括100万个以上阻性和容性寄生效应的版图后设计。
Synopsys已经与TSMC（台积电制造公司）在TMI（TSMC建模接口）方法上展开合作，包括一个将客户器件模型与Synopsys HSpice、HSim与NanoSim电路仿真器相整合的协议。TMI方法为TSMC的40 nm及以下尺度工艺技术提供了一个创新而有效的器件建模方案。Ying称TMI方法平均能将仿真时间和内存使用减至五分之一，并且同时考虑了机械应力对硅片的作用和版图相关性，后者会根据与其它器件的接近程度，改变器件的特性。
